USBDAC_LPF v3 についてお教えください
ご意見聞かせていただけたら嬉しいです
ペルケさんの AKI_DAC＋LPF Version3.0を製作しようとしてます 手持ち部品活用を考えてあれこれ準備、実験中です。
① 差動回路部分に採用する素子はどれがよいか？
手持ち素子は ２SK３０ATM（IDss 2mA）,２SK３０GR ,２SK３０-Y
購入しても良いと考えている 2SK2881-T112-D( 6mA)
② 2SC1815-Y のベース接続部の設定電圧が ２０V／２で１０V 程度に設定するのがセオリーのようですが
回路確認検討に使用している 5Spice Analysis 2.0 でのシミュレーション値では低めの６，７Vのほうが歪率が良好に
示されるのですが あくまでシミュレーション上の 各種、素子の設定での都合？でこうなるのでしょうか？
単にお絵かきソフト代わりにしか使いこなせない似非エンジニアなのでご意見伺えると嬉しいです
（回路入力値は0.9Vpeak 1kHz でのdistortion値です）
宜しくお願いします
（USBDAC_LPF v2,v3を 2sk170で複数台（1部ダンボール筐体で）製作家族親族で使用中です）
VT様、ken様 アドバイスありがとうございます。
＞R69の470Ωですが、単純に削除してしまうとQ13のFETのゲートDC電圧が不定になってしまいます。
了解です！
akidacに付けたLCフィルタはVer2の物で、作ろうとしているactiveLP回路がver3で
やや 混乱しそうでした
＞トンボさんの回路のままで大丈夫だと思いますよ
ありがとうございます
＞Ver2とver3で抵抗の配置が異なる
そうなんですね、V3では8200pまでがpassive_LCフィルタ部、V2では470Ωまでがpassive_LCフィルタ部ですよね！
今回akidac用V2のpassive_LCフィルタのあとに8200pを足しそうになりました（後述します）
＞Spiceが使えるなら、シミュレーションしてみてください。
はい、内容の理解は不十分ながらいろいろ試しています、V2のpassive_LCフィルタの後ろに8200pを追加して
1200pの帰還部のコンデンサ２個を1500p２個にしたら 20kHzの肩部分がすばらしく綺麗な応答になってちょっと
試してみようかという気になっています！
アドバイスをありがとうございます （思考回路の活性化、安全装置になります！！）
トンボさんの回路のままで大丈夫だと思いますよ。Ver2とver3で抵抗の配置が異なることに注目してください。フィルタとしては、どちらでも機能します。単に470Ωを削除すると、とんでもないフィルタ特性になります。Spiceが使えるなら、シミュレーションしてみてください。
トンボ＠横浜在住さん、こんばんは。
R69の470Ωですが、単純に削除してしまうとQ13のFETのゲートDC電圧が不定になってしまいます。
追加予定のアクティブフィルターでDC電位が固定できるなら削除できるかのうせいがありますが。
ご参考まで。
flip-flop様,ken様
ご意見 アドバイスを頂いてるのを気づかず申し訳ありません。
投稿不慣れで 最初に頂いたアドバイスでうれしくて作業に熱中してしまいました！ 追加アドバイスのお返事遅れてすみません
ken様 Q13,Q14 Q16まわりのアドバイス、了解です
＞ なお、spiceの歪み率は参考程度です。
ありがたいご意見です。なにが重要なファクターなのか似非エンジニアには判別がつかず
悩んでました。
flip_flop様
＞気になるのは
＞入力LPFに470Ω負荷がぶら下がっている（元回路は470kΩ）
type2用LCフィルタ（LC 1段ローパスフィルタ）を以前作成して直接ミニワッターにつないで使用しており
今回その間にアクテイブフィルタ作成して挿入する計画です（470kが必要でしょうか？）
＞・差動がK170と違う →裸ゲインが50倍から約10倍に減る
30ATMはシミュレーション途中の画像でした紛らわしくて申し訳ありません（K170は部品箱に１個だけ有り）
添付画像から 読みとれるよう？ もろもろ勉強？します
＞差動のFETは．．2SK2145を．．選別するか、 ．．JFE2140を必要数買う．．．
ペルケさんの選別回路を以前作成して選別は出来ます（３０GRを選別してみました Vgs５％以内が取れました＾＾）
また、部品箱のすみから SONY社製のS 58 なるペアのFETの６ピンICを見つけ出しました（６個ほど）
IC内２個のFETのIdss測ってみた所 約４ｍAでペア間の差は１％程度でした、これも使えそうです。
＞初段のVdsは最大振幅時に３Ｖ残したいので、無信号時のドレイン電位は７Ｖ以上がベターですね。
了解です 迷わずドレイン抵抗値決定できそうです、ありがとうございます
作業に熱中してたと言うのは FETの差し替え、其れにあわせてドレイン抵抗の交換 が可能なように
ソケット実装して、各素子を半田付けする前に配線の方を半田付けしながらあれこれ考えていました
添付画像の様なジャンク基盤で作成予定です
又 アドバイスよろしくお願いします _!_）
AKI_DAC＋LPF Version3.0の元回路と比較してみました。トンボさんが変更している部分で気になるのは次の２点。
・入力LPFに470Ω負荷がぶら下がっている（元回路は470kΩ）
・差動がK170と違う →裸ゲインが50倍から約10倍に減る
添付画像はK170-BL, K30A-GR, K30A-Rの実測データですが、K170は1.9mAでgm=16mS、K30Aは1mAでgm=1.8mSです。
Idss=0.38mAのK30A-RでもVgs=+500mV振れば1.5mA流せますので、使えない事はない。
初段のVdsは最大振幅時に３Ｖ残したいので、無信号時のドレイン電位は７Ｖ以上がベターですね。
差動のFETはIdssで±5%以内にしたいので安い2SK2145を沢山買って選別するか、マッチングの保証されているJFE2140を必要数買うのが一番早いかと。
Q13,Q14は無信号時1mAで、出力振幅が2VrmsならIdは約+/-0.24mA振れますから、私なら余裕をみてIdss>1.5mAのものを使います。この場合も、Q16が2mAから大きくずれるようならR71の調整が必要です。
2SK30ATMはgmが小さいので、負荷抵抗を大きくしたとはいえ、裸ゲインが下がります。2SK170よりもフィルタの特性が悪くなりますが、聴感で良ければOKだと思います。
なお、spiceの歪み率は参考程度です。
早速の ご回答ありがとうございます
＞ドレイン電位を1/2Vccにするのは、クリップ出力を最大化する条件です。
かろうじて理解できます
＞最大出力が2.0Vrms程度ならドレイン電位は５Ｖでも大丈夫です。
なるほど！
＞6-7Vの方が歪みが良いのは．．．どちらも裸ゲインが上がってNFB量が増えます
うーん 本物のエンジニアじゃないので 理解が！ シミュレーションの結果もほぼ正しいのですね！
理解出来るようになりたいですが flip-flop様のご説明を根拠に試作を進めます
昔？から本掲示板ROMユーザーでしたが flip-flop様等の技術論は楽しみにオーデイオの奥深さ？を
楽しませていただいていました！
＞Idss>1mAなら問題ない
ありがとうございます、安心して素子選び、試作が出来ます
本当にありがとうございました
ドレイン電位を1/2Vccにするのは、クリップ出力を最大化する条件です。
最大出力が2.0Vrms程度ならドレイン電位は５Ｖでも大丈夫です。
6-7Vの方が歪みが良いのは、負荷抵抗が同じなら電流が増えた分、√Idでgmが増えるため、
電流が同じなら負荷抵抗が大きくなるので、どちらも裸ゲインが上がってNFB量が増えます。
初段差動はIdssの小さい方が同じ電流でもgmは少し大きい。Idss>1mAなら問題ない
